利用fpga四路同步100M(可根据需求设计更高采集速率)高速采集数据,可采信号0-25M,每路ADC可调节增益,利用千兆网口将采集数据传输到上位机显示波形,并且板子上预留大量的GPIO可供使用。
本系统具有采集速率快,曾轶可调,分辨率高,噪声低,信噪比高,网络传输快。
四路ADC为10位,ADC信号输入范围位VPP(-2mv~2mv)到VPP(-5v~5mv),提供80dB的线性可
调节增益,既输入信号VPP=4mv的信号可以通过增益放大器放大,这样上位机可以更直观的观察
信号。上位机和FPGA采用千兆网口传输数据,上传采集数据网速可达300M/S,可实现高速采集和快速重复采集。
高速采集,FPGA可调增益,原理图和PCB